特許
J-GLOBAL ID：200903004727594320
ワード線駆動回路
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-225095
公開番号（公開出願番号）：特開平7-057467
出願日： 1993年08月18日
公開日（公表日）： 1995年03月03日
要約：
【要約】[目的]ワード線ドライバのレイアウト面積を小さくしてワード線の挟ピッチ化に対応するとともに、ワード線放電時にグランドノイズを効果的に防止する。[構成]ワード線WLi の基端に、ワード線ドライバ10のP型MOSトランジスタ12のドレイン端子およびN型MOSトランジスタ14のドレイン端子が接続される。P型MOSトランジスタ12のソース端子には出力トランジスタ駆動回路16の出力端子が接続され、ゲート端子には第1の出力トランジスタ制御回路18の出力端子が接続される。N型MOSトランジスタ14のゲート端子には第2の出力トランジスタ制御回路20の出力端子が接続され、ソース端子には電流引込み用の基準電位端子としてアース端子22が接続される。
請求項（抜粋）：
ワード線に接続された第1の端子を有する第1の出力トランジスタと、前記ワード線に接続された第1の端子と電流引込み用の基準電位端子に接続された第2の端子を有する第2の出力トランジスタと、前記第1の出力トランジスタの第2の端子に接続され、前記ワード線を駆動する間は前記第1の出力トランジスタの第2の端子にワード線駆動用の電源電圧を与え、前記ワード線の駆動終了後に前記第1のトランジスタの第2の端子の電位を電流引込み用の電位に下げる出力トランジスタ駆動回路と、前記第1の出力トランジスタの制御端子に接続され、前記ワード線を駆動するために前記第1の出力トランジスタをオンさせ、前記ワード線の駆動終了時から第1の所定時間後に前記第1の出力トランジスタをオフ状態に戻す第1の出力トランジスタ制御回路と、前記第2の出力トランジスタの制御端子に接続され、前記ワード線を駆動する間は前記第2の出力トランジスタをオフ状態にし、前記ワード線の駆動終了時から第2の所定時間後に前記第2の出力トランジスタをオンさせる第2の出力トランジスタ制御回路と、を有することを特徴とするワード線駆動回路。
IPC (3件)：
G11C 11/409
, H01L 21/8242
, H01L 27/108
G11C 11/34 353 D
, H01L 27/10 325 N
