特許

J-GLOBAL ID：200903004750178058

半導体記憶装置

発明者： 長瀬 功一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-027394
公開番号（公開出願番号）：特開平5-189968
出願日： 1992年01月16日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】 メモリセル内等のn型MOSトランジスタのしきい値を安定化するための基板バイアス電位は最適値に設定した状態で、かつ出力バッファ回路内からの電子の注入を抑制し、品質,特性の向上を図ることのできる半導体記憶装置を得ること。【構成】 独立した複数の基板バイアス電位発生回路23,7を設け、電子22の注入が発生するウエル13を他のウエル13aと分離し、かつ上記基板バイアス電位発生回路23により、このウエル13を基板バイアス電位の値に固定するようにしたので、電子22の注入に起因するメモリセル2のデータの破壊を取り除くことができる。

請求項（抜粋）：

半導体記憶装置において、2つ以上の電源と、該電源群のうちの各電源にそれぞれ接続され、それぞれ所望の基板バイアス電位を発生する複数の基板バイアス電位発生手段と、基板上に設けられ、上記各基板バイアス電位発生手段により基板バイアス電位がそれぞれ設定される、電気的にそれぞれ分離された複数の領域を備えたことを特徴とする半導体記憶装置。

IPC (4件)：

G11C 11/407 ,  G11C 11/413 ,  H01L 27/10 311 ,  H01L 27/10 491

FI (2件)：

G11C 11/34 354 F ,  G11C 11/34 335 C