特許
J-GLOBAL ID：200903004754952661
プログラム可能な信号処理セルおよびプログラム可能な信号処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 栄男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-267977
公開番号（公開出願番号）：特開2001-094412
出願日： 1999年09月22日
公開日（公表日）： 2001年04月06日
要約：
【要約】【課題】 信号処理の速度が速く、かつ、コンパクトで消費電力の小さいプログラム可能な信号処理セル等を提供する。【解決手段】 プログラムラッチ部4は、4ビットのプログラムデータを書き換え可能に記憶する。組合せ回路部6に入力された入力信号A、入力信号Bは、プログラムラッチ部4に与えられた4ビットのプログラムデータに基づいて決定された論理演算構成にしたがって処理され、第1層のトランジスタ対TP1の共通ドレイン電極CDに出力される。プログラムセル2における処理の際、各入力信号A,Bおよび、これらの反転信号は、ゲート電極G1またはG2を1段通過するのみであるから、信号処理の速度が高速となる。また、各トランジスタT1,T2・・・の3つの端子のすべてを、信号の入力または出力に用いている。したがって、少ない数のストランジスタで、複雑な論理処理が可能となる。
請求項（抜粋）：
入力された彼処理信号を所定の処理手順にしたがって処理して出力する組合せ回路部、を有する信号処理セルであって、当該組合せ回路部は、下記の(A)スイッチング素子対、(A)制御端子に入力されたデータに基づいて入力端子と出力端子とを実質的に導通状態にするか非導通状態にするかを切り換えるスイッチング素子を2つ備え、当該2つのスイッチング素子の制御端子をそれぞれ第1および第2の制御端子とし、当該2つのスイッチング素子の入力端子をそれぞれ第1および第2の入力端子とし、当該2つのスイッチング素子の出力端子を結合して共通出力端子としたスイッチング素子対、を、(2n-1)個(nは正の整数)備え、当該スイッチング素子対を、第i層(i=1、2、...、n)に属するスイッチング素子対の数が2(i-1)個となるよう、回路構成上n層に配置し、第n層に属するスイッチング素子対の総計2n 個の第1および第2入力端子に、対応する2n ビットのプログラム可能な処理手順情報を与え、nが2以上の場合には、第i層(i=2、...、n)に属する各スイッチング素子対の共通出力端子の出力を、第(i-1)層に属するスイッチング素子対の対応する第1または第2入力端子に与え、第i層(i=1、2、...、n)に属する各スイッチング素子対の第1制御端子に第i彼処理信号を入力するとともに、第2制御端子に第i彼処理信号を反転した信号を入力し、入力された第1ないし第n彼処理信号を、与えられた処理手順情報に基づいて決定された処理手順にしたがって処理して、第1層のスイッチング素子対の共通出力端子に出力するよう構成したこと、を特徴とするプログラム可能な信号処理セル。
Fターム (13件)：
5J042AA10
, 5J042BA04
, 5J042BA09
, 5J042CA00
, 5J042CA07
, 5J042CA14
, 5J042CA20
, 5J042CA22
, 5J042CA23
, 5J042CA27
, 5J042DA01
, 5J042DA02
, 5J042DA03
