半導体回路

発明者： ,
出願人/特許権者：
代理人 (1件)：若林忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-207989
公開番号（公開出願番号）：特開平11-054723
出願日： 1997年08月01日
公開日（公表日）： 1999年02月26日
要約：

【要約】【課題】 PN分離領域を増加させず、さらにSANドライバ能力を低下させずにSAPドライバ能力の強化を行い、リストア時間を短縮させるとともにSAPの立ち上がりを高速化させる。【解決手段】センスアンプ列とワードドライバ列とのクロス部分をCMOS領域、NMOS領域、PMOS領域に分割し、I/OインターフェースのスイッチングをCMOS領域で行い、SANドライブをNMOS領域で行い、SANドライブをNMOSトランジスタ構成ドライバ(NMOS領域内)、PMOSトランジスタ構成ドライバ(PMOS領域内)にして行うことにより、PN分離領域を最小限にし、リストア時間を短縮させる。

請求項（抜粋）：

複数のメモリセルアレイを有し、メインワードドライバとサブワードドライバとに階層化され、センスアンプ列と前記サブワードドライバ列とのクロス部分にセンスアンプ制御回路を有してなる半導体装置において、前記センスアンプ制御回路は、PウェルとNウェルとが存在し、CMOSトランジスタから構成される第1のクロス部と、Pウェルのみが存在し、NMOSトランジスタのみから構成される第2のクロス部と、Nウェルのみが存在し、PMOSトランジスタのみから構成される第3のクロス部とを有し、前記第1のクロス部は、センスアンプに接続された第1のI/O線とデータを出力する第2のI/O線とをスイッチングするインターフェース手段を具備し、前記第2のクロス部は、センスアンプのフリップフロップのNMOSソースを接地レベルに引き落とす引き落し手段と、センスアンプのフリップフロップにPMOSソースをメモリセルに書き込み電圧レベルに引き上げる第1の引き上げ手段と、ビット線とセンスアンプとの接続を切り離すスイッチング手段と、ビット線対のプリチャージを停止させる停止手段とを具備し、前記第3のクロス部は、センスアンプのフリップフロップのPMOSソースを前記メモリセルに書き込み電圧レベルに引き上げる第2の引き上げ手段と、ビット線対をプリチャージするプリチャージ手段とを具備することを特徴とする半導体回路。

IPC (3件)：

H01L 27/108 , H01L 21/8242 , G11C 11/401

FI (3件)：

H01L 27/10 681 E , G11C 11/34 371 K , H01L 27/10 681 D

前のページに戻る