特許
J-GLOBAL ID：200903004761481933

チップセレクト回路

発明者：
河野 一利

河野 一利 について


出願人/特許権者：
岩崎通信機株式会社

岩崎通信機株式会社 について


代理人 (1件)： 佐藤 正美
公報種別：公開公報
出願番号（国際出願番号）：特願2007-173926
公開番号（公開出願番号）：特開2007-310900
出願日： 2007年07月02日
公開日（公表日）： 2007年11月29日
要約：
【課題】例えばISAバスのように、次のアクセスがあるまでは、前のアクセスで指定されたデバイスのアドレスが保持されるバスであっても、速やかにバスからデバイスを開放するようにする。【解決手段】アクセス対象のデバイスのバス上のアドレスのドライブが、次のアクセスの発生まで保持されるバスと前記デバイスとの間に接続され、前記バスを通じて送られてくる前記バス上のアドレスを指定する情報を監視して、前記デバイスが指定されたときに、前記デバイスへのチップセレクト信号をアクティブにするチップセレクト回路である。前記デバイスが指定されてチップセレクト信号がアクティブにされた時点からの時間が、予め定められた時間を超えたときに、当該デバイスのチップセレクト信号を強制的にインアクティブとする。【選択図】図4
請求項（抜粋）：
アクセス対象のデバイスのバス上のアドレスのドライブが、次のアクセスの発生まで保持されるバスと前記デバイスとの間に接続され、前記バスを通じて送られてくる前記バス上のアドレスを指定する情報を監視して、前記デバイスが指定されたときに、前記デバイスへのチップセレクト信号をアクティブにするチップセレクト回路であって、 前記デバイスが指定されて前記チップセレクト信号がアクティブにされた時点からの時間が、予め定められた時間を超えたかどうかを検出する時間検出手段と、 前記時間検出手段の検出出力に基づいて、前記チップセレクト信号がアクティブにされた時点からの時間が、前記予め定められた時間を超えたときに、前記チップセレクト信号を強制的にインアクティブとする手段と、 を備えることを特徴とするチップセレクト回路。
IPC (2件)：
G06F 13/372 ,  G06F 13/36
FI (2件)：
G06F13/372 Z ,  G06F13/36 310B
Fターム (3件)：
5B061GG14 ,  5B061PP01 ,  5B061PP02
引用特許：
出願人引用 (2件)
  • バス制御装置
    公報種別：公開公報   出願番号：特願平10-012686   出願人：富士通株式会社
  • CPU周辺回路
    公報種別：公開公報   出願番号：特願平9-175969   出願人：沖電気工業株式会社
審査官引用 (2件)
  • バス制御装置
    公報種別：公開公報   出願番号：特願平10-012686   出願人：富士通株式会社
  • CPU周辺回路
    公報種別：公開公報   出願番号：特願平9-175969   出願人：沖電気工業株式会社
引用文献：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM