特許
J-GLOBAL ID：200903004769003992
化合物半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-313739
公開番号（公開出願番号）：特開平5-121448
出願日： 1991年10月29日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 ゲート長の短縮に伴うゲート抵抗の増大を抑制でき、かつソース-ゲート両電極間隔が小さく、ソース抵抗の低い高性能の電界効果トランジスタを得る。【構成】 リセス溝15側壁部に内壁面がその上端部において上記リセス溝の外側に広がった形状を有する絶縁体側壁10を設け、これをマスクとして金属蒸着を行って、リセス溝底部上及び絶縁体側壁内面上にゲート電極21を、リセス溝以外のInGaAs層6上に上記絶縁体からなる側壁10の上端部の外端に整合して蒸着形成されたノンアロイオーミックコンタクトのソース及びドレイン電極20を形成した構成とした。
請求項（抜粋）：
半絶縁性化合物半導体基板上に形成された最上層がInGaAs層である複数層の化合物半導体エピタキシャル成長層と、該化合物半導体エピタキシャル成長層の所定領域に少なくとも上記InGaAs層を除去して形成されたリセス溝と、該リセス溝側壁部に設けられた、その内壁面がその上端部においてリセス溝の外側に広がった形状を有する、絶縁体からなる側壁と、上記リセス溝底部上及び上記絶縁体からなる側壁の内壁面上に蒸着形成されたゲート電極と、上記リセス溝の両側の上記InGaAs層上に、上記絶縁体からなる側壁の上端部の外端に整合して蒸着形成されたソース及びドレイン電極とを備えたことを特徴とする化合物半導体装置。
IPC (2件)：
H01L 21/338
, H01L 29/812
H01L 29/80 F
, H01L 29/80 H
