特許

J-GLOBAL ID：200903004777996240

半導体装置とその製造方法

発明者： 平野 英則
出願人/特許権者： 富士通株式会社 ,  富士通カンタムデバイス株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-337536
公開番号（公開出願番号）：特開平7-201888
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】 ノンドープ化合物半導体保護層に開口を形成し、開口内に電極を形成する際にも、ノッチ発生を防止することのできる半導体装置の構成および半導体装置の製造方法を提供する。【構成】 素子動作のためのキャリアが走行する化合物半導体の活性層と、前記活性層上に形成され、ノンドープ化合物半導体層を含む保護層と、前記活性層上を露出するように前記保護層に形成された開口部と、前記開口部内を埋め、前記露出された活性層面を覆う電極とを有する。

請求項（抜粋）：

素子動作のためのキャリアが走行する化合物半導体の活性層と、前記活性層上に形成され、ノンドープ化合物半導体層を含む保護層と、前記活性層上を露出するように前記保護層に形成された開口部と、前記開口部内を埋め、前記露出された活性層面を覆い周辺部が前記保護膜上に延在するオーミック電極とを有する半導体装置。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/778

FI (3件)：

H01L 29/80 F ,  H01L 29/80 H ,  H01L 29/80 B

引用特許：

審査官引用 (1件)

• 特開昭57-198664