特許

J-GLOBAL ID：200903004785161514

並列演算処理装置の演算エラー検出方式

発明者： 竹内 陽一郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-076512
公開番号（公開出願番号）：特開平6-290045
出願日： 1993年04月02日
公開日（公表日）： 1994年10月18日
要約：

【要約】【目的】 演算エラーを発生する可能性を持つような演算処理に対しても、命令の再配置、先行処理及び並列演算処理を可能にして、並列処理の機会を増加させ、処理時間の短縮を図って性能を向上させることを目的とする。【構成】 実行優先度に応じて命令を再配置し、並列演算を行う並列演算処理装置において、演算エラーが発生した時、このエラー情報を演算結果データが格納されるデータレジスタ1に対応して格納する演算エラーフラグ2と、この演算エラーフラグ2に格納されるエラー情報を、演算実行時に演算対象のデータレジスタ1に対応して取出し、新たな演算の結果発生するエラー情報との論理和をとって再格納する論理和回路3と、演算結果のデータレジスタからの取出しに対応し、演算エラーフラグからエラー情報を取出すと共に、このエラー情報から演算エラーの有無を判別し、エラーが有れば演算エラー割込み信号8を発生させる選択・判定機構5、6、7とを備えたことを特徴とする。

請求項（抜粋）：

実行優先度に応じて命令を再配置し、並列演算を行う並列演算処理装置において、演算エラーが発生した時、このエラー情報を演算結果データが格納されるデータレジスタに対応して格納する演算エラーフラグと、この演算エラーフラグに格納されるエラー情報を、演算実行時に演算対象のデータレジスタに対応して取出し、新たな演算の結果発生するエラー情報との論理和をとって再格納する論理和回路と、演算結果のデータレジスタからの取出しに対応し、演算エラーフラグからエラー情報を取出すと共に、このエラー情報から演算エラーの有無を判別し、エラーが有れば演算エラー割込み信号を発生させる選択・判定機構とを備えたことを特徴とする並列演算処理装置の演算エラー検出方式。

IPC (4件)：

G06F 9/38 380 ,  G06F 9/38 330 ,  G06F 9/46 310 ,  G06F 11/00 310

引用特許：

審査官引用 (2件)

• 冷凍魚の切断装置
  公報種別：公開公報   出願番号：特願平3-238896   出願人：日本鋼管株式会社
• 特開平4-270421