特許
J-GLOBAL ID：200903004792826432

半導体装置およびその製造方法

発明者：
加藤 樹理

加藤 樹理 について

, 
渡邉 幸宗

渡邉 幸宗 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 井上 一 ,  布施 行夫 ,  大渕 美千栄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-410657
公開番号（公開出願番号）：特開2005-175080
出願日： 2003年12月09日
公開日（公表日）： 2005年06月30日
要約：
【課題】 耐圧の異なるトランジスタが同一基板に混載された半導体装置であって、信頼性の高い配線層を有する半導体装置およびその製造方法を提供する。【解決手段】 本発明の半導体装置は、支持基板10と、 前記支持基板10に設けられた膜厚が異なる領域を複数有する絶縁層12と、 前記絶縁層12上に設けられた膜厚が異なる第1および第2半導体層14a,bと、 前記複数の第1および第2半導体層14a,bの上面の高さはほぼ同一である。【選択図】 図1
請求項（抜粋）：
第1領域と、該第1領域と比して膜厚が大きい第2領域とを有する絶縁層と、 前記第1領域の絶縁層の上方に設けられた第1半導体層と、 前記第1半導体層に設けられた第1トランジスタと、 前記第2領域の絶縁層の上方に設けられ、前記第1半導体層と比して膜厚が小さい第2半導体層と、 前記第2半導体層に設けられた第2トランジスタと、を含み、 前記第1および第2トランジスタのチャネル領域の半導体層の表面の高さは同一である、半導体装置。
IPC (6件)：
H01L27/08 ,  H01L21/336 ,  H01L21/762 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/786
FI (7件)：
H01L27/08 331E ,  H01L27/08 102C ,  H01L21/76 D ,  H01L29/78 613Z ,  H01L29/78 626C ,  H01L29/78 627G ,  H01L29/78 618Z
Fターム (51件)：
5F032AA07 ,  5F032AC02 ,  5F032BA06 ,  5F032CA09 ,  5F032CA17 ,  5F032CA24 ,  5F032CA25 ,  5F032DA22 ,  5F032DA43 ,  5F032DA60 ,  5F032DA78 ,  5F048AA05 ,  5F048AA07 ,  5F048AC01 ,  5F048BA16 ,  5F048BB05 ,  5F048BB16 ,  5F048BB18 ,  5F048BC06 ,  5F048BC19 ,  5F048DA23 ,  5F110AA01 ,  5F110AA04 ,  5F110AA09 ,  5F110AA13 ,  5F110AA18 ,  5F110BB20 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD11 ,  5F110DD13 ,  5F110DD21 ,  5F110DD25 ,  5F110EE09 ,  5F110EE32 ,  5F110FF09 ,  5F110FF23 ,  5F110FF30 ,  5F110GG02 ,  5F110GG12 ,  5F110GG13 ,  5F110GG31 ,  5F110HM15 ,  5F110NN02 ,  5F110NN62 ,  5F110NN65 ,  5F110NN78 ,  5F110PP03 ,  5F110QQ11 ,  5F110QQ19
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM