特許
J-GLOBAL ID：200903004804008919
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平3-256857
公開番号（公開出願番号）：特開平5-102179
出願日： 1991年10月04日
公開日（公表日）： 1993年04月23日
要約：
【要約】【構成】 LDD-MOSFETの側壁絶縁膜中あるいは側壁絶縁膜と基板との界面に、nチャネルMOSFETなら正電荷を、pチャネルMOSFETなら負電荷をおくことによりn- 領域に表面蓄積層を形成する。固定電荷の導入は、ゲート電極形成後、セシウムなどの膜中で固定電荷となる元素をイオン注入して、自己整合的に行うことができる。【効果】 LDD-MOSFETのn- 領域の抵抗地を低減させる。
請求項（抜粋）：
半導体基板上に積層されたゲート絶縁膜及びゲート電極を備えたゲート領域と、このゲート領域の両側にソース、ドレイン領域が形成されたMOS型電界効果トランジスタにおいて、ゲート側壁部分の絶縁膜中あるいはゲート側壁部分の絶縁膜と半導体基板界面に、nチャネルMOS型電界効果トランジスタならば固定正電荷、pチャネルMOS型電界効果トランジスタならば固定負電荷を含むことを特徴とする半導体装置。
IPC (2件)：
H01L 21/336
, H01L 29/784
