特許
J-GLOBAL ID：200903004825033158
DMA制御装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
本庄 富雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-184539
公開番号（公開出願番号）：特開平6-004458
出願日： 1992年06月18日
公開日（公表日）： 1994年01月14日
要約：
【要約】【目的】 リングバッファに書き込まれたデータを読み出す場合において、アドレス発生回路からのアドレス値が、リングバッファの最終アドレスを跳び越えて出力された時、常に、読出位置が、読出対象データ先頭アドレスに戻るようにすること。【構成】 アドレス発生回路1は、リングバッファに対して、アドレス初期値から順次増加し、且つ、一定周期毎に、所定数のアドレスを跳ばしてアドレス値を発生する。一方、補正アドレス発生回路10は、上記アドレス値から、リングバッファの総アドレス数を引き算したアドレス値を発生する。上記アドレス発生回路1からのアドレス値が、上記リングバッファの最終アドレスを跳び越えて出力された時、アドレス発生回路1から補正アドレス発生回路10に切り換えて、アドレス値を出力する。
請求項（抜粋）：
リングバッファに対してアドレス値を発生するDMA制御装置であって、該リングバッファが設定されている範囲内のアドレス値を初期値とし、順次リングバッファのアドレス信号を発生するアドレス発生回路と、該アドレス発生回路からのアドレス値が、上記リングバッファの最終アドレスより大となった時、該アドレス値からリングバッファの総アドレス数を引いたアドレス値で、上記アドレス発生回路を初期化する補正アドレス発生回路とを具えることを特徴とするDMA制御装置。
引用特許：
前のページに戻る
