特許

J-GLOBAL ID：200903004836808984

半導体装置の製造方法

発明者： 川崎 明朗
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-251365
公開番号（公開出願番号）：特開2000-082681
出願日： 1998年09月04日
公開日（公表日）： 2000年03月21日
要約：

【要約】【課題】 微細で高アスペクト比の接続孔により、低抵抗で信頼性の高い層間接続を達成する。【解決手段】 被処理基板を真空加熱しつつ、高密度かつ低イオンエネルギの希ガスイオンを照射して清浄化する。水素活性種の照射を併用してもよい。清浄化により生成する気体状反応生成物25は、プラズマ処理装置内壁のシリコン系材料によりゲッタリングする。【効果】 接続孔7底部の自然酸化膜等8が低ダメージで除去されるとともに、吸着水分も効果的に除去される。気体状反応生成物25のゲッタリングにより、被処理基板の再汚染が防止される。したがって、後工程のメタライゼーション工程において、アウトガスの影響がなく、高純度かつ密着性の高い上層導電層9が形成される。

請求項（抜粋）：

被処理基板上の導電層上に形成された層間絶縁膜に、前記導電層に臨む接続孔を開口する工程、前記接続孔底部に露出した前記導電層表面を清浄化する工程、少なくとも前記接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、前記清浄化工程は、前記被処理基板を、内壁がシリコン系材料で構成されたプラズマ処理装置内に搬入し、前記被処理基板を、減圧処理装置中で加熱するとともに、該被処理基板に希ガスイオンを照射し、生成する気体状反応生成物の少なくとも一部を、前記シリコン系材料によりゲッタリングしつつスパッタエッチングする工程であることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/28 ,  H01L 21/768

FI (2件)：

H01L 21/28 A ,  H01L 21/90 C

Fターム (23件)：

4M104AA01 ,  4M104AA02 ,  4M104AA03 ,  4M104AA05 ,  4M104BB01 ,  4M104BB02 ,  4M104BB14 ,  4M104BB18 ,  4M104CC01 ,  4M104DD07 ,  4M104DD23 ,  4M104DD37 ,  4M104FF14 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104GG14 ,  4M104HH08 ,  4M104HH15 ,  5F033AA13 ,  5F033AA25 ,  5F033AA29