特許

J-GLOBAL ID：200903004842110581

半導体装置及び半導体装置の製造方法

発明者： 安田 誠之
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平8-266836
公開番号（公開出願番号）：特開平10-112475
出願日： 1996年10月08日
公開日（公表日）： 1998年04月28日
要約：

【要約】【課題】 フェースダウンボンディングによって基板上に接着フィルムを介して半導体チップをフリップチップ実装してなる半導体装置では、接着フィルムの接着端部に集中する熱応力によって導電性パターンが破損する。【解決手段】 導電性パターン11aが設けられた基板11と、導電性パターン11aに重なる状態で基板11上に接着フィルム10を介してフリップチップ実装された半導体チップ13とからなり、接着フィルム10の周縁部10cが半導体チップ13の側周にはみ出してなる半導体装置1において、接着フィルム10は、基板11と半導体チップ13とに挟まれた部分の膜厚よりも、周縁部10cの膜厚が薄く成形されたものである。これによって、基板11と半導体チップ13との熱膨張係数の違いによって接着フィルム10に熱ストレスが掛かった場合に、接着フィルム10と基板11との接着端部Aに生じる熱応力を低く抑える。

請求項（抜粋）：

導電性パターンが設けられた基板と、前記導電性パターンに重なる状態で前記基板上に接着フィルムを介してフリップチップ実装された半導体チップとからなり、前記半導体チップの側周に前記接着フィルムの周縁部がはみ出してなる半導体装置において、前記接着フィルムの周縁部の膜厚は、当該接着フィルムにおいて前記基板と前記半導体チップとの間に挟まれた部分の膜厚よりも薄いこと、を特徴とする半導体装置。