特許
J-GLOBAL ID:200903004853673049

半導体装置のおよびその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 宮井 暎夫 ,  伊藤 誠
公報種別:公開公報
出願番号(国際出願番号):特願2003-331643
公開番号(公開出願番号):特開2005-101181
出願日: 2003年09月24日
公開日(公表日): 2005年04月14日
要約:
【課題】 半導体ウェーハ表面のダイシングレーン上に表面保護膜や層間絶縁膜が形成されている場合、半導体素子内部にチッピングやクラックのダメージがない切断を可能とする。【解決手段】 半導体ウェーハ1を個々の半導体素子に分離するダイシングレーン2を有する半導体装置であって、ダイシングレーン2上に形成された表面保護膜、メタル配線層または層間絶縁膜に貫通孔を設けることで等間隔の点パターン6を形成した。これにより、半導体ウェーハ1のダイシングレーン2上の表面保護膜やメタル配線層、層間絶縁膜等が形成されていても、半導体素子内部にチッピングやクラックのダメージがない切削を可能とする。さらに、表面保護膜やメタル配線層、層間絶縁膜の剥離によるかけらが十分小さくなり組立工程での不具合を発生させない半導体ウェーハ1のダイシング方法が提供できる。【選択図】 図1
請求項(抜粋):
半導体ウェーハを個々の半導体素子に分離するダイシングレーンを有する半導体装置であって、前記ダイシングレーン上に形成された表面保護膜、メタル配線層または層間絶縁膜に貫通孔を設けることで等間隔の点パターンを形成したことを特徴とする半導体装置。
IPC (1件):
H01L21/301
FI (1件):
H01L21/78 L
引用特許:
出願人引用 (1件)
  • 特開平3-129855号公報(第1〜4頁、第二図)
審査官引用 (4件)
全件表示

前のページに戻る