特許

J-GLOBAL ID：200903004856298583

半導体装置

発明者： 礒田 正典 ,  阪田 健 ,  木村 勝高
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平8-317866
公開番号（公開出願番号）：特開平10-162571
出願日： 1996年11月28日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 メモリセルのキャパシタに十分な書き込み電位を印加するためにワード線電位を高くすると、ゲート酸化膜の耐圧を保障できない。【解決手段】 マトリクス状のビット線対とワード線の交点に配置されたメモリセルの記憶情報の読み取りおよび書き込みを行なう半導体装置であって、ワード線の電位を高電位、中間電位、低電位に時系列に切り替えて設定するワード線電位制御手段(WVC)と、ワード線電位制御手段によるワード線の高電位設定時に、高電位の記憶情報のメモリセルへの書き込みを行い、ワード線電位制御手段によるワード線の中間電位設定時に、低電位の記憶情報のメモリセルへの書き込みを行う書き込み制御手段(WRC)とを設けたことを特徴とする半導体装置。

請求項（抜粋）：

マトリクス状に配置された複数のビット線対と複数のワ-ド線、該ワ-ド線と上記ビット線の交点に配置され、電荷転送用のMOSトランジスタと情報記憶用のキャパシタからなるメモリセル、上記ビット線対間に接続されたセンスアンプを少なくとも有し、上記メモリセルの記憶情報の読み取りおよび書き込みを行なう半導体装置であって、上記ワ-ド線の電位を高電位、中間電位、低電位に時系列に切り替えて設定するワード線電位制御手段と、該ワード線電位制御手段による上記ワ-ド線の高電位設定時に、高電位の上記記憶情報の上記メモリセルへの書き込みを行い、上記ワード線電位制御手段による上記ワ-ド線の中間電位設定時に、低電位の上記記憶情報の上記メモリセルへの書き込みを行う書き込み制御手段とを設けたことを特徴とする半導体装置。