特許

J-GLOBAL ID：200903004856385982

多重プロセッサ通信システムにおけるデータ衝突検出方法および装置

発明者： ピーター・ジェイ・アームブラスター ,  ジュイムズ・エイ・ステファンズ
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 池内 義明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-299263
公開番号（公開出願番号）：特開平5-308364
出願日： 1992年10月12日
公開日（公表日）： 1993年11月19日
要約：

【要約】【目的】 多重プロセッサ通信システム内でデータ衝突を検出および解消する方法と装置とを提供する。【構成】 本システムには、共通バス9を介して結合された複数のプロセッサ1,2,3,4,5,6,7,8が含まれる。あるプロセッサが他のプロセッサと通信を行うことが求められると、第1プロセッサは、データ衝突フラッグが設定されているか否かを判定する。次に該プロセッサは、複数の指標をチェックして、送信プロセッサの識別子が、予測されたものであるか否か判定する。データ衝突が検出されると、該プロセッサは、選択時間を待ってから、メッセージ30を送る。次に該プロセッサは、データ衝突のチェックを繰り返し、データ衝突が検出されなければ他のプロセッサにメッセージを送る。待機する時間は、プロセッサの識別子に依存し、表に準拠する。

請求項（抜粋）：

バス(9)により結合された複数のプロセッサ(1,2,3,4,5,6,7,8)を含む多重プロセッサ通信システムにおいてデータ衝突を検出し解消する方法であって:前記の複数のプロセッサ(1,2,3,4,5,6,7,8)のうちのある1台のプロセッサ(1,2,3,4,5,6,7または8)により、メッセージ(30)を介して前記の複数のプロセッサ(1,2,3,4,5,6,7,8)のうちの少なくとも1台の他のプロセッサ(1,2,3,4,5,6,7または8)との通信が必要とされることを判定する第1決定(40)段階;前記1台のプロセッサ(1,2,3,4,5,6,7または8)により、データ衝突フラッグが前にデータ衝突が起きたことを示しているか否かを判定する第2決定(44,46)段階;前記の複数のプロセッサ(1,2,3,4,5,6,7,8)の各々により、前記メッセージ(30)の複数の発信元指標(31,32)をチェックして(50,51,52)データ衝突を発見する段階であって、前記発信元指標(31,32)は、前記メッセージ(30)を送信するプロセッサ(1,2,3,4,5,6,7または8)の識別子を表示するものである前記段階;前記データ検出が発見された場合、ある選択時間を待機する(58)段階;前記データ衝突が発見された場合、第2決定段階(44,46)と、チェック段階(50,51,52)と、待機段階(58)とを繰り返す段階;およびデータ衝突が発見されなければ、前記メッセージ(30)を前記の少なくとも1台の他のプロセッサ(1,2,3,4,5,6,7または8)に送信する(54)段階;を具備することを特徴とする方法。

IPC (5件)：

H04L 12/40 ,  G06F 13/00 301 ,  G06F 13/376 ,  G06F 13/38 340 ,  G06F 15/16 460