特許

J-GLOBAL ID：200903004866312673

定電流回路及び半導体集積回路

発明者： 岡崎 孝男
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平10-152609
公開番号（公開出願番号）：特開平11-346127
出願日： 1998年06月02日
公開日（公表日）： 1999年12月14日
要約：

【要約】【課題】 定電流回路のノイズを低減することにある。【解決手段】 基準電圧発生回路(11)と、発生された基準電圧を増幅するための演算増幅器(AMP1)と、その出力電圧を受けるトランジスタ(M1)と、このトランジスタに直列接続された抵抗ラダー(17)と、それのタップを選択的に上記演算増幅器の入力端子にフィードバックするためのスイッチ回路(14)と、このスイッチ回路の動作を制御するためのトリミング回路(19)と、上記抵抗ラダーに流れる電流の外部モニタを可能とするモニタパッド(15)とを含んで一つの半導体基板に形成することで、抵抗ラダーのグランドレベルが、当該半導体基板に形成される別の回路のグランドレベルと等しくなり、ノイズの低減化が達成される。

請求項（抜粋）：

基準電圧を発生させるための基準電圧発生回路と、上記基準電圧発生回路で発生された基準電圧を増幅するための演算増幅器と、上記演算増幅器の出力電圧を受けるトランジスタと、上記トランジスタに直列接続された抵抗ラダーと、上記抵抗ラダーの複数のタップを選択的に上記演算増幅器の入力端子にフィードバックするためのスイッチ回路と、上記スイッチ回路の動作を制御するためのトリミング回路と、を含んで一つの半導体基板に形成された定電流回路。

IPC (2件)：

H03F 3/34 ,  G05F 1/56 310

FI (2件)：

H03F 3/34 Z ,  G05F 1/56 310 T