特許
J-GLOBAL ID:200903004870051230
入力保護回路
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願平10-019559
公開番号(公開出願番号):特開平11-220094
出願日: 1998年01月30日
公開日(公表日): 1999年08月10日
要約:
【要約】【課題】 回路のレイアウト面積を縮小でき、保護能力を低下させることなく入力容量の増加を抑制できる入力保護回路を提供するを実現する。【解決手段】 抵抗部20aにおいて抵抗素子R1と寄生容量からなるローパスフィルタによって、静電気などにより入力パッド10aに発生した高電圧パルス信号のピークレベルを抑制する。抑制したパルス信号のピークレベルが電源電圧VCCを越えた場合、或いはピークレベルが接地電位GNDより低い場合に、電圧制限回路30aにより、パルス信号のピークレベルがクランプされ、ほぼ接地電位GNDレベルと電源電圧VCCレベルとの間に制限されるので、入力バッファ40の入力端子に印加された信号のレベルがこの範囲内に限定され、静電気による入力バッファ40および内部回路の破壊が防止される。また、入力パッドの寄生容量を低減でき、入力保護回路のレイアウト面積の縮小を実現できる。
請求項(抜粋):
半導体基板表面に少なくとも当該半導体基板と電気的に分離して成層された第1金属配線層と、上記第1金属配線層の表面に上記第1金属配線層と電気的に分離して成層された第2金属配線層とを有する入力保護回路であって、上記第2金属配線層に形成された入力パッドと、上記入力パッドの下部に、上記第1金属配線層に上記入力パッドに応じて形成された金属配線領域と、上記第1金属配線層に形成された上記金属配線領域と上記第2金属配線層に形成された上記入力パッドとの間に形成された抵抗素子とを有する入力保護回路。
IPC (2件):
前のページに戻る