特許
J-GLOBAL ID：200903004886402652
シリアルパラレル変換装置、半導体装置、電子機器及びデータ伝送システム
発明者：
,
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-262331
公開番号（公開出願番号）：特開2000-078027
出願日： 1998年09月01日
公開日（公表日）： 2000年03月14日
要約：
【要約】 (修正有)【課題】 送信側でジッタが生じても受信側でのクロックの位相のずれを解消し、表示画像を良好にする。【解決手段】 シリアルパラレル変換部130は、所定ビット数の単位データ列を有する第1データ列が、同期期間に続くシリアルデータDA1を、元となるパラレルデータからの変換用クロックCL1に基づいてサンプリングして、単位データ列毎にパラレルデータに変換する。信号生成手段140は、シリアルデータDA1とクロックCL1に基づいて同期信号を生成する。シリアルデータは、同期期間内に所定ビットパターンの単位データ列の同期検出用第2データ列を含む。信号生成手段140は、第2データ列中の単位データ列を検出して同期信号を生成し、シリアルパラレル変換部130で第1データ列中の単位データ列の先頭位置を検出する。
請求項（抜粋）：
所定ビット数の単位データ列を1又は複数有する第1のデータ列が、同期期間に続いて入力されるシリアルデータを、該シリアルデータの元となるパラレルデータからの前記シリアルデータへの変換に用いられたクロックに基づいてサンプリングして、前記単位データ列毎にパラレルデータに変換するデータ変換手段と、前記シリアルデータに基づいて、前記同期期間に対応する同期信号を生成する信号生成手段と、を有し、前記シリアルデータは、前記同期期間内に所定ビットパターンの前記単位データ列を一又は複数有する同期検出用の第2のデータ列を含み、前記信号生成手段は、前記第2のデータ列中の前記単位データ列を検出して前記同期信号を生成し、前記データ変換手段は、前記同期信号に基づいて前記第1のデータ列中の前記単位データ列の先頭位置を検出することを特徴とするシリアルパラレル変換装置。
IPC (3件)：
H03M 9/00
, H04L 7/00
, H04N 5/06
H03M 9/00 C
, H04L 7/00 A
, H04N 5/06 Z
