特許
J-GLOBAL ID：200903004904147517
薄膜トランジスタの製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-068227
公開番号（公開出願番号）：特開平6-283549
出願日： 1993年03月26日
公開日（公表日）： 1994年10月07日
要約：
【要約】【目的】 本発明は半導体層表面を清浄化して、良好なトランジスタ特性を有する薄膜トランジスタの製造方法を得ることを目的とする。【構成】 n型アモルファスシリコン8の上に所望のレジストパターンを形成した後、ドライエッチングによりn型アモルファスシリコン8、i型アモルファスシリコン6の両端部を除去する。レジストをウエット処理によって除去した後、n型アモルファスシリコン8の表面に対して、空気プラズマ処理を行うことにより該表面を酸化する。ステップS5では緩衝フッ酸によりn型アモルファスシリコン8表面の酸化膜を除去して清浄化処理を行う。続いて清浄なn型アモルファスシリコン8の上にソース電極およびドレイン電極の基礎となる金属層20を形成する。【効果】 良好なトランジスタ特性をもつ薄膜トランジスタが得られ、動作不良の薄膜トランジスタの発生を低減できる。
請求項（抜粋）：
下地層を準備する工程と、前記下地層の上に第1の層として半導体層を形成する工程と、前記半導体層表面の酸化処理を行なう工程と、前記酸化処理により形成された酸化膜を除去する工程と、前記酸化膜を除去した前記半導体層の上に、前記半導体層とは異なる他の材料で構成される第2の層を形成する工程とを含む薄膜トランジスタの製造方法。
IPC (5件)：
H01L 21/336
, H01L 29/784
, H01L 21/316
, H01L 21/304 341
, H01L 21/308
