不揮発性半導体記憶装置

発明者： , , , , , , , , , , , , ,
出願人/特許権者：
代理人 (1件)：吉武賢次 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-029361
公開番号（公開出願番号）：特開2001-266582
出願日： 1992年12月11日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】プログラムベリファイやイレーズベリファイに要する時間を短縮する。再書き込みや再イレーズしても、しきい値電圧が変化しすぎないようにする。【解決手段】複数の不揮発性メモリセルと複数のビット線と複数のワード線から構成されるメモリセルアレイと、それぞれが選択された複数の前記メモリセルのそれぞれに書き込み電圧を印加するか否かを決める第1の論理レベルあるいは第2の論理レベルの制御データを記憶する複数のデータ記憶回路と、前記複数のデータ記憶回路に記憶されている制御データに基づいて前記選択された複数のメモリセルのうち前記第1の論理レベルの制御データが記憶されているデータ記憶回路に対応するメモリセルのみに前記書き込み電圧を印加し、前記メモリセルの書き込み状態を検出し、所定の書き込み状態に達していないと検出されたメモリセルのみに前記書き込み電圧が印加されるように前記複数のデータ記憶回路の制御データを部分的に変更する、書き込み手段と、前記複数のデータ記憶回路の制御データを外部へ出力する手段と、を具備する。

請求項（抜粋）：

複数の不揮発性メモリセルと複数のビット線と複数のワード線から構成されるメモリセルアレイと、それぞれが選択された複数の前記メモリセルのそれぞれに書き込み電圧を印加するか否かを決める第1の論理レベルあるいは第2の論理レベルの制御データを記憶する複数のデータ記憶回路と、前記複数のデータ記憶回路に記憶されている制御データに基づいて前記選択された複数のメモリセルのうち前記第1の論理レベルの制御データが記憶されているデータ記憶回路に対応するメモリセルのみに前記書き込み電圧を印加し、前記メモリセルの書き込み状態を検出し、所定の書き込み状態に達していないと検出されたメモリセルのみに前記書き込み電圧が印加されるように前記複数のデータ記憶回路の制御データを部分的に変更する、書き込み手段と、前記複数のデータ記憶回路の制御データを外部へ出力する手段と、を具備する不揮発性半導体記憶装置。

IPC (9件)：

G11C 16/06 , G11C 16/02 , G11C 16/04 , G11C 29/00 655 , G11C 29/00 673 , H01L 21/8247 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (8件)：

G11C 29/00 655 M , G11C 29/00 673 V , G11C 17/00 634 Z , G11C 17/00 611 A , G11C 17/00 612 B , G11C 17/00 622 E , H01L 27/10 434 , H01L 29/78 371

引用特許：

出願人引用 (4件)

特開平3-286497
特開昭62-099996
特開平2-094198

全件表示

審査官引用 (1件)

特開平3-286497

前のページに戻る