特許
J-GLOBAL ID：200903004927780802

半導体装置

発明者：
ウォレセン,ドナルド

ウォレセン,ドナルド について


出願人/特許権者：
アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド について


代理人 (4件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊
公報種別：公開公報
出願番号（国際出願番号）：特願2008-030550
公開番号（公開出願番号）：特開2008-193101
出願日： 2008年02月12日
公開日（公表日）： 2008年08月21日
要約：
【課題】フローティング本体効果が得られる装置または本体領域が分離された装置を提供する。【解決手段】SOI装置10はシリコン基板12に支持されたシリコン酸化物絶縁体層14を含む。本体領域22、58はシリコン酸化物絶縁体層14上に配置され、本体領域22は第1の導電型によって特徴づけられる。ソース、ドレイン領域18、20は第2の型によって特徴づけられる。SOI層14上方の本体領域近傍には遷移領域36、38、46、60が配置され、この遷移領域の導電型は、本体領域におけるフローティング本体効果を抑制するためには第1の導電型になるように、また本体領域を分離するためには第2の導電型になるように形成する。【選択図】図1
請求項１：
半導体装置であって、 少なくとも第1のシリコン酸化物絶縁体(SOI)トランジスタ(A)および第2のSOIトランジスタ(A)を含み、少なくとも第1のSOIトランジスタ(A)は半導体本体領域(B)を有し、前記装置はさらに、 第1のSOIトランジスタと第2のSOIトランジスタ(A)との間に半導体遷移領域(D)を含み、遷移領域(D)は第1の導電型を有して電力供給電圧源と通じ、第1の導電型および電圧源は第1のSOIトランジスタ(A)を第2のトランジスタから選択的に分離して第1のSOIトランジスタ(A)の本体領域がフローティング効果を現すように選択され、または本体領域(B)がフローティング効果を現さないように本体領域(B)に連結するように選択される、装置。
IPC (9件)：
H01L 29/786 ,  H01L 21/762 ,  H01L 21/76 ,  H01L 21/823 ,  H01L 27/06 ,  H01L 27/088 ,  H01L 27/08 ,  H01L 21/824 ,  H01L 27/11
FI (10件)：
H01L29/78 626B ,  H01L29/78 613A ,  H01L21/76 D ,  H01L21/76 M ,  H01L29/78 621 ,  H01L27/06 102A ,  H01L27/08 102B ,  H01L27/08 331G ,  H01L27/08 331E ,  H01L27/10 381
Fターム (49件)：
5F032AA01 ,  5F032AA13 ,  5F032AB02 ,  5F032AB05 ,  5F032CA14 ,  5F032CA15 ,  5F032CA17 ,  5F032CA18 ,  5F048AA07 ,  5F048AA10 ,  5F048AB01 ,  5F048AB10 ,  5F048AC01 ,  5F048AC04 ,  5F048AC08 ,  5F048AC10 ,  5F048BA16 ,  5F048BB01 ,  5F048BB05 ,  5F048BE03 ,  5F048BE09 ,  5F048BF15 ,  5F048BF16 ,  5F048BG12 ,  5F048BH02 ,  5F048CA04 ,  5F083BS02 ,  5F083BS14 ,  5F083BS26 ,  5F083BS37 ,  5F083GA30 ,  5F083HA02 ,  5F083NA03 ,  5F110AA15 ,  5F110BB04 ,  5F110BB07 ,  5F110BB20 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE38 ,  5F110GG02 ,  5F110GG25 ,  5F110GG60 ,  5F110NN02 ,  5F110NN62 ,  5F110NN65 ,  5F110NN66 ,  5F110NN71
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM