特許

J-GLOBAL ID：200903004930930955

半導体モジュールの製造方法

発明者： 佐々木 繁幸
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-361134
公開番号（公開出願番号）：特開2001-176940
出願日： 1999年12月20日
公開日（公表日）： 2001年06月29日
要約：

【要約】【課題】 ウェハ当たりのチップ設置数を減少させることなく、ウェハバーンインを実現させること。【解決手段】 (a)半導体ウェハ1に形成された各未分割チップ2の電極上に突起電極4を形成し、(b)基板5の表面上の突起電極4に対向する位置に接続端子を、周辺領域に電源、GND、入力信号及びデータ入出力端子を、基板の裏面上に外部接続端子をそれぞれ形成し、接続端子から配線を引き出して電源、GND、入力信号及びデータ入出力端子にそれぞれ接続し、半導体ウェハ1と基板5とを異方性導電材を介してフリップチップ接続し、(c)接続した半導体ウェハ1と基板5とをバーンインし、(d)半導体ウェハ1と基板5とをダイシングして、基板5の表面上の配線を切断して電気的に独立させるとともに、各チップ15に分割することからなる半導体モジュールの製造方法。

請求項１：

(a)半導体ウェハに形成された各未分割チップの電極上に突起電極を形成する工程と、(b)基板の表面上に、前記突起電極に対向する位置において接続端子を、ならびに周辺領域において電源端子、GND端子、入力信号端子及びデータ入出力端子を、かつ基板の裏面上に外部接続端子をそれぞれ形成し、前記接続端子から配線を引き出して電源端子、GND端子、入力信号端子及びデータ入出力端子にそれぞれ接続し、前記半導体ウェハと基板とを異方性導電材を介してフリップチップ接続する工程と、(c)前記フリップチップ接続した半導体ウェハと基板とをバーンインする工程と、(d)前記フリップチップ接続した半導体ウェハと基板とをダイシングして、前記基板の表面上に形成された配線を切断して電気的に独立させるとともに、各チップに分割する工程とを有することからなる対応半導体モジュールの製造方法。

IPC (2件)：

H01L 21/66 ,  H01L 23/12

FI (2件)：

H01L 21/66 G ,  H01L 23/12 L

Fターム (10件)：

4M106AA01 ,  4M106AA02 ,  4M106AA04 ,  4M106AD08 ,  4M106AD09 ,  4M106AD10 ,  4M106BA14 ,  4M106CA56 ,  4M106DJ38 ,  4M106DJ40