特許

J-GLOBAL ID：200903004932793742

半導体チップ、デバイス構造体、デバイス構造体の製造方法及び半導体装置の製造方法

発明者： 山下 元治 ,  木下 隆 ,  井上 憲一
出願人/特許権者： 株式会社神戸製鋼所
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願2001-016407
公開番号（公開出願番号）：特開2002-222857
出願日： 2001年01月24日
公開日（公表日）： 2002年08月09日
要約：

【要約】【課題】 配線間を気体が占める中空配線構造を備える半導体装置をパッケージングするときに、半導体集積回路の機械的な破壊を防止し、層間膜の加工時に要素素子の静電破壊を抑止し、PFCガスの放出を防止することができる半導体装置の製造方法を提供する。【解決手段】 ウェハ上に層間膜1に埋め込まれた下層配線2を形成し、この上にシリコン膜5及び配線12を具備する第1の配線層13を形成し、この上にシリコン膜14及び配線15を具備する第2の配線層17を形成し、ウェハを半導体チップ18に切り分けた後、半導体チップ18をパッケージ20に接続してデバイス構造体23を作製する。これを、2フッ化キセノン(XeF2)ガス中に約10分間暴露することにより、層間膜5及び層間膜14を除去する。

請求項（抜粋）：

中空配線を有する半導体装置を形成するための前駆製品である半導体チップにおいて、基板と、この基板上に設けられ金属からなる配線とこの配線の側部を埋めるシリコン膜とからなる1又は複数層の配線層と、を有することを特徴とする半導体チップ。

IPC (3件)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 21/3213

FI (3件)：

H01L 21/90 N ,  H01L 21/302 J ,  H01L 21/88 D

Fターム (39件)：

5F004AA02 ,  5F004BA19 ,  5F004DA00 ,  5F004DA18 ,  5F004DB02 ,  5F004EA34 ,  5F004EB03 ,  5F033HH04 ,  5F033HH05 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK04 ,  5F033KK05 ,  5F033KK11 ,  5F033KK21 ,  5F033KK32 ,  5F033LL04 ,  5F033MM01 ,  5F033MM05 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP09 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ15 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR29 ,  5F033XX19 ,  5F033XX24