特許

J-GLOBAL ID：200903004942862645

信号断検出回路

発明者： 伊藤 賢一 ,  太田 幸憲
出願人/特許権者： 株式会社日立テレコムテクノロジー
代理人 (1件)： 青木 輝夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-017739
公開番号（公開出願番号）：特開平7-212309
出願日： 1994年01月19日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】 入力信号の断状態と信号入力状態を正確に判断することを目的とする。【構成】 入力端子T1から入力される入力信号aを遅延回路2-1〜2-Nにより逐次遅延し、この遅延した信号b1〜b3により入力信号aをフリップフロップ3-1〜3-Nにラッチし、このラッチした信号C1〜C3を論理積素子1に入力することにより、入力信号の断を自己相関性から判定する構成とする。

請求項（抜粋）：

等化増幅および識別部を有するディジタル伝送方式において、前記識別部からの入力信号をディジタル通信における孤立パルスの所定しきい値における立ち上がり立ち下がりの位相幅以内で逐次遅延させて位相の異なる複数個の信号を生成する遅延回路と、前記入力信号と前記複数個の信号との位相状態をそれぞれ比較してその一致・不一致の結果を出力する前記複数個のフリップフロップ回路と、各フリップフロップ回路の出力信号の論理積から入力信号の自己相関性を検出して正常信号入力時と入力信号断時を判定するための信号を出力する論理積回路とを備えた信号断検出回路。

IPC (4件)：

H04B 10/08 ,  H04B 10/14 ,  H04B 10/06 ,  H04B 10/04

FI (2件)：

H04B 9/00 K ,  H04B 9/00 S