特許
J-GLOBAL ID：200903004946122271
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-305469
公開番号（公開出願番号）：特開平6-163452
出願日： 1992年11月16日
公開日（公表日）： 1994年06月10日
要約：
【要約】 (修正有)【目的】半導体基板の接合部におけるダメージの発生を防止した半導体装置を、TATの増加を極力抑え、且つ、低コストで得ることが可能な半導体装置の製造方法を提供する。【構成】半導体基板1上のゲート電極形成領域及びコンタクト孔形成領域に、酸化膜3を介して多結晶シリコン膜5,6形成した後、全面に層間絶縁膜7を形成し、これをパターニングして、前記コンタクト孔形成領域に形成した多結晶シリコン膜6の表面を露出させ、次に、前記露出した多結晶シリコン膜6に、前記酸化膜3の表面が露出するまでハロゲン化フッ素ガスを用いたプラズマレスエッチングを行った後、前記露出した酸化膜3を除去する。
請求項（抜粋）：
半導体基板上のゲート電極形成領域及びコンタクト孔形成領域に、酸化膜を介して多結晶シリコン膜を形成する第1工程と、前記酸化膜表面及び多結晶シリコン膜表面に、層間絶縁膜を形成する第2工程と、前記層間絶縁膜をパターニングし、前記コンタクト孔形成領域に形成した多結晶シリコン膜の表面を露出させる第3工程と、前記露出した多結晶シリコン膜に、前記酸化膜の表面が露出するまでハロゲン化フッ素ガスを用いたプラズマレスエッチングを行う第4工程と、前記露出した酸化膜を除去する第5工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/28
, H01L 21/90
, H01L 21/336
, H01L 29/784
