特許
J-GLOBAL ID:200903004949491936
半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
青山 葆 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-333943
公開番号(公開出願番号):特開2003-142484
出願日: 2001年10月31日
公開日(公表日): 2003年05月16日
要約:
【要約】【課題】 微細な接続孔に埋め込む導電性物質の膜剥がれや接合リーク電流の増大を引き起こすことなくボイドの形成を抑制して埋め込み特性を向上させる。【解決手段】 半導体装置の製造方法は、半導体基板1上に接続孔3を形成する接続孔形成工程と、前記接続孔形成工程の後、導電性物質5を成膜し、前記導電性物質を前記接続孔に埋め込む埋め込み工程と、前記接続孔の周囲の前記導電性物質をエッチバックによって除去するエッチバック工程との各工程を2回以上繰り返して行って、導電性の接続孔を形成する導電性接続孔形成工程とを含む。
請求項(抜粋):
半導体基板上に接続孔を形成する接続孔形成工程と、前記接続孔形成工程の後、導電性物質を成膜し、導電性物質を前記接続孔に埋め込む埋め込み工程と、前記接続孔の周囲の前記導電性物質をエッチバックによって除去するエッチバック工程との各工程を2回以上繰り返して行って、導電性の接続孔を形成する導電性接続孔形成工程とを含む半導体装置の製造方法。
IPC (5件):
H01L 21/3205
, H01L 21/28
, H01L 21/3065
, H01L 21/3213
, H01L 21/768
FI (6件):
H01L 21/28 F
, H01L 21/88 K
, H01L 21/88 D
, H01L 21/90 A
, H01L 21/90 C
, H01L 21/302 L
Fターム (40件):
4M104BB04
, 4M104BB14
, 4M104BB30
, 4M104DD08
, 4M104DD16
, 4M104DD37
, 4M104DD43
, 4M104DD65
, 4M104FF17
, 4M104FF18
, 4M104FF22
, 4M104HH14
, 4M104HH20
, 5F004AA16
, 5F004CB02
, 5F004CB15
, 5F004DB10
, 5F004EA27
, 5F004EB02
, 5F033JJ11
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP33
, 5F033QQ09
, 5F033QQ11
, 5F033QQ31
, 5F033QQ37
, 5F033RR04
, 5F033SS04
, 5F033SS13
, 5F033WW00
, 5F033WW03
, 5F033WW05
, 5F033XX00
, 5F033XX03
前のページに戻る