ダイナミックRAM

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-144286
公開番号（公開出願番号）：特開平8-007568
出願日： 1994年06月27日
公開日（公表日）： 1996年01月12日
要約：

【要約】【目的】行選択速度を速めて動作の高速化をはかる。【構成】外部からの行アドレス信号ADr1の指定アドレスを起点に、クロック信号CLKに同期して所定の順序で順次更新されるアドレス指定の内部発生アドレス信号IGAD1を出力する行アドレス発生回路6を設ける。アドレスバッファ回路2を、所定モード時には内部発生アドレス信号IGAD1を内部行アドレス信号IAD1として行デコーダ4に供給する回路とする。【効果】1回だけの外部からの行アドレス信号の取込みで複数行の連続選択が可能となり行選択速度が速くなる。

請求項（抜粋）：

行方向,列方向にマトリクス状に配置された複数のメモリセル、これら複数のメモリセルの各行それぞれに対応して設けられ選択レベルのとき対応する行のメモリセルを選択状態とする複数本のサブワード線、これら複数本のサブワード線の所定数本ずつに1本の割合で対応して設けられた複数本のメインワード線、並びに前記複数のメモリセルの各列それぞれと対応して設けられ対応する列の選択状態のメモリセルの読出しデータ及びこのメモリセルへの書込み用のデータの伝達を行う複数本のビット線を備えたメモリセルアレイと、内部行アドレス信号に従って前記複数本のメインワード線のうちの1本及びこのメインワード線と対応する複数本のサブワード線のうちの1本を選択レベルとする行選択回路と、所定モード時には外部からの1つの行アドレス信号に対応する1つの動作サイクル期間にこの行アドレス信号の指定アドレスを起点として所定の順序で順次更新されるアドレス指定の内部発生アドレス信号を出力する行アドレス発生部と、通常モード時には外部からの行アドレス信号と対応する前記内部行アドレス信号を出力し前記所定モード時には前記内部発生アドレス信号を前記内部行アドレス信号として出力するアドレスバッファ回路とを有することを特徴とするダイナミックRAM。

IPC (2件)：

G11C 11/408 , G11C 11/401

FI (2件)：

G11C 11/34 354 B , G11C 11/34 362 C

引用特許：

審査官引用 (3件)

特開昭61-123092
特開昭62-001182
特開昭59-056276

前のページに戻る