半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：井桁貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-060780
公開番号（公開出願番号）：特開平5-267568
出願日： 1992年03月18日
公開日（公表日）： 1993年10月15日
要約：

【要約】【目的】スタック型セル蓄積キャパシタの製造方法に関し,効果的な表面積を持ったフィン構造を形成する方法を得ることを目的とする【構成】 Si基板1上に被覆したSiO2膜2の蓄積容量形成領域に開口部3を設け, Si基板1上の全面に第1のポリSi膜4を被覆し, 続いてレジスト膜5を被覆してパターニングし,開口部3上の該レジスト膜5を残す工程と,レジスト膜5をマスクとして, 異方性エッチングを行い, 第1のエッチングガス6と第1のポリSi膜4の反応により生成した生成保護膜7により第1のポリSi膜4の下地膜であるSiO2膜2を露出させない程度までエッチングする工程と, レジスト膜5及び生成保護膜7をマスクとして, 第1のポリSi膜4をSiO2膜2が露出するまで等方性エッチングを行い, 第1のポリSi膜4の側面下側にアンダーカット部9を形成してフィン型蓄積電極を形成する工程と,しかる後,第1のポリSi膜4上に誘電体膜10を形成し, 誘電体膜10を介して第2のポリSi膜11を被覆し, パターニングして対向電極を形成する工程とを含むように構成する。

請求項（抜粋）：

半導体基板(1) 上のフィン型蓄積容量の製造方法において,該半導体基板(1) 上に被覆した絶縁膜(2) の蓄積容量形成領域に開口部(3) を設け, 該半導体基板(1) 上の全面に第1の多結晶シリコン膜(4) を被覆し, 続いてレジスト膜(5) を被覆してパターニングし,該開口部(3) 上の該レジスト膜(5) を残す工程と,該レジスト膜(5) をマスクとして, 異方性エッチングを行い, 該第1のエッチングガス(6) と該第1の多結晶シリコン膜(4) の反応により生成した生成保護膜(7) により該第1の多結晶シリコン膜(4) の下地膜である該絶縁膜(2) を露出させない程度までエッチングする工程と,該レジスト膜(5) 及び該生成保護膜(7) をマスクとして, 該第1の多結晶シリコン膜(4) を該絶縁膜(2) が露出するまで等方性エッチングを行い, 該第1の多結晶シリコン膜(4) の側面下側にアンダーカット部(9) を形成してフィン型蓄積電極を形成する工程と,しかる後,該第1の多結晶シリコン膜(4) 上に誘電体膜(10)を形成し, 該誘電体膜(10)を介して第2の多結晶シリコン膜(11)を被覆し, パターニングして対向電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 27/04 , H01L 27/108

引用特許：

審査官引用 (3件)

特開平3-211764
特開昭50-144940
特開平4-065159

前のページに戻る