特許

J-GLOBAL ID：200903004960657234

テスト用回路付集積回路

発明者： 竹中 芳文
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平6-239121
公開番号（公開出願番号）：特開平7-167923
出願日： 1983年09月02日
公開日（公表日）： 1995年07月04日
要約：

【要約】【目的】 LSI切り出し時に生じた単数か複数の独立した回路を利用することにより、テスト専用ピンを1本だけ用いて、機能モジュールごとに複数の系路を分離、独立し、少ないパターンで効率よいテストを可能にする。【構成】 LSI切り出し時に生じた入出力ピンT1、T2、ならびにT3を、ANDゲート11の他にデコーダ20ならびに21に接続する。このデコーダ20ならびに21の出力を、直接、またはインバータゲート12ならびに13を介して、ORゲート15〜19に接続する。このORゲート15〜19は、デコーダ20ならびに21の出力に応じて、機能モジュール7と機能モジュール8、または機能モジュール9と機能モジュール10の間で、回路を断続する。また、ANDゲート11は、出力バッファ22、23、ならびにANDゲート17を介して、デコーダ21に接続され、またテスト専用ピンTT1が、インバータゲート14を介して出力バッファ23に、また直接ANDゲート17に、それぞれ接続される。

請求項（抜粋）：

複数の系路を有する集積回路において、1つのテスト専用端子と、通常時の使用状態において入力を行なう入力端子と、通常時の使用状態において出力を行なう出力端子とを各々有して、テスト時にはテスト信号を生成する、前記集積回路内で独立した機能テスト回路を具備したことを特徴とする、テスト用回路付集積回路。

IPC (2件)：

G01R 31/28 ,  H01L 21/66

引用特許：

審査官引用 (2件)

• 特開昭50-017739
  
• 特開昭52-055874