特許
J-GLOBAL ID：200903004962652876
チョッパ形比較器
発明者：
出願人/特許権者：
代理人 (1件)：
曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-119553
公開番号（公開出願番号）：特開平6-334497
出願日： 1993年05月21日
公開日（公表日）： 1994年12月02日
要約：
【要約】【目的】 集積回路内で広範囲の電源電圧で安定な比較動作が行え、高速化による比較サイクルの時間短縮を行うことができるチョッパ形比較器を得る。【構成】 チョッパ形比較器の増幅用CMOSインバータ8Aを構成するPチャネルトランジスタ6AとNチャネルトランジスタ7Aの少なくとも一方のトランジスタのチャネル長を集積回路のチョッパ形比較器以外の回路を構成するトランジスタのチャネル長よりも短くする。
請求項（抜粋）：
サンプリング容量とこのサンプリング容量の一端に直列に接続される増幅用CMOSインバータと、上記サンプリング容量の他端に比較用の基準電圧とアナログ入力電圧が選択的に接続される構造を有し、集積回路内で使用されるチョッパ形比較器において、上記増幅用CMOSインバータを構成するPチャネルトランジスタとNチャネルトランジスタの少なくとも一方のトランジスタのチャネル長を上記集積回路内の上記チョッパ形比較器以外の回路を構成するトランジスタのチャネル長より短くして、短チャネル効果によりしきい値電圧を下げたことを特徴とするチョッパ形比較器。
IPC (2件)：
前のページに戻る
