特許
J-GLOBAL ID：200903004971941236
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平4-003322
公開番号（公開出願番号）：特開平5-189966
出願日： 1992年01月10日
公開日（公表日）： 1993年07月30日
要約：
【要約】【構成】 ワード線駆動信号の電位を所定電位と比較する比較回路5と、ワード線駆動信号の電位が電源電圧VCCよりも低下したことをこの比較回路5が検出した場合に、ワード線駆動回路1に代えてワード線駆動信号を供給する副ワード線駆動回路6とが設けられた。【効果】 ワード線駆動信号の電位の低下を防ぐことにより、RASバー信号のアクティブ状態が長時間にわたった場合等にも、メモリセルへのアクセスを確実に行うことができる。
請求項（抜粋）：
ワード線駆動回路から出力されるワード線駆動信号をローデコーダによって選択されたワード線に供給することにより、当該ワード線に接続されたメモリセルにアクセスを行う半導体記憶装置であって、ワード線駆動信号の電位を所定電位と比較する比較回路と、ワード線駆動信号の電位が所定電位よりも低下したことを該比較回路が検出した場合に、該ワード線駆動回路に代えてワード線駆動信号を供給する副ワード線駆動回路とを備えている半導体記憶装置。
IPC (2件)：
G11C 11/407
, G11C 11/413
G11C 11/34 354 D
, G11C 11/34 301 A
