逆数を計算するための方法および装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：谷義一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-386674
公開番号（公開出願番号）：特開2002-244843
出願日： 2001年12月19日
公開日（公表日）： 2002年08月30日
要約：

【要約】【課題】浮動小数点入力数Dに関する正規化小数部Mの逆数の計算のための方法および装置を提供すること。【解決手段】必要な精度に従うルックアップテーブルに関する最小サイズを決定するための式と、ルックアップテーブルエントリを計算するための式が提供される。ルックアップテーブルは初期近似および補正係数を格納し、この開始近似および補正係数は、小数部の最上位ビットの対応する数によってアドレス指定され、1つの減算演算および1つの乗算演算を必要とする線形補間によって逆数の初期近似を得るために使用される。線形補間の結果は、反復ごとに2つの乗算演算と、1つの2の補数演算とを必要とするニュートンラフソン反復装置に供給することができ、それによって逆数の精度を2倍にすることができる。

請求項（抜粋）：

入力信号によって表される正規化された小数部M(ただし1≦M<2)を有する入力値Dの、逆数を近似する出力値を表す出力信号を生成するための方法であって、入力信号が、1組のN<SB>0</SB>個の最上位ビットを含み、出力信号が、N≦N<SB>0</SB>として所望の精度ε=2<SP>-N</SP>を有する逆数を近似し、a. 入力信号の1組のP個の最上位ビットに対して、n=2<SP>P</SP>として、複数のルックアップテーブル中のエントリの数nを生成するステップであって、i. i=0,...,n-1として、第1ルックアップテーブル中の、1組のN個の有効ビットを含む1組の入力エントリy<SB>i</SB>を生成するサブステップと、ii. i=0,...,n-1として、第2ルックアップテーブル中の、1組の(N-P)個の有効ビットを含む1組の入力エントリK<SB>i</SB>を生成するサブステップとを含むステップと、b. 入力信号のP個の最上位ビットの組に対応するルックアップテーブル中のエントリy<SB>i</SB>およびK<SB>i</SB>を見つけるステップと、c. K<SB>i</SB>に、入力信号のP個の最上位ビットの組に続く1組の(N-P)個の有効ビットを含む信号を掛けるステップと、d. エントリy<SB>i</SB>のN個の有効ビットの組から、(N-P)個の最上位ビットの組を引くステップとを具えたことを特徴とする方法。

IPC (2件)：

G06F 7/52 320 , G06F 7/00

FI (3件)：

G06F 7/52 320 G , G06F 7/00 T , G06F 7/00 V

Fターム (6件)：

5B016AA05 , 5B016BA07 , 5B016CD01 , 5B016EA15 , 5B022BA01 , 5B022FA06

前のページに戻る