特許
J-GLOBAL ID：200903004975792480
回路合成方法、回路合成装置および記録媒体
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-012849
公開番号（公開出願番号）：特開平11-213024
出願日： 1998年01月26日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 符号付き変数を用いた演算と符号無し変数を用いた演算が混在する記述であっても演算器やレジスタの共有化を図り、回路面積の小さい回路を合成することができる回路合成方法及び装置を提供する。【解決手段】 記述中の符号付きの変数を用いた演算を符号無しの変数を用いた演算に書き換え、書き換えた記述から同じタイミングで動作しない同一の演算を実行する演算器の共有化を行う。また、記述中から同じタイミングで処理しない変数を探し出し、共有化するレジスタのビット数に対して変数のビット数が足りない場合に、符号付きの変数に対しては、足りないビット数だけ符号ビットと同じデータを付与し、符号無しの該変数に対しては、足りないビット数だけ所定のデータを付与した後、レジスタの共有化を行う。
請求項（抜粋）：
ハードウェア記述言語で作成された設計回路の動作を示す記述から、所望の回路を合成するための回路合成方法であって、前記記述中の符号付きの変数を用いた演算を符号無しの変数を用いた演算に書き換え、該書き換えた記述から、同じタイミングで動作しない同一の演算を実行する演算器の共有化を行う回路合成方法。
IPC (2件)：
FI (3件)：
G06F 15/60 654 D
, G06F 7/00 D
, G06F 15/60 654 M
