特許
J-GLOBAL ID：200903004984859652
リセット回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
小池 龍太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-280645
公開番号（公開出願番号）：特開平6-110583
出願日： 1992年09月25日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】装置の動作状態に、新たに挿入するパッケージ3する場合がある。そのパッケージに実装された同期式論理回路4を、正常にリセットするリセット回路を提供する。【構成】パッケージ3は、コネクタ2を介して装置に挿入される。リセットパルス発生回路5は、電源VCCの入力により発生するリセットパルスRSTを出力する。リセット信号発生回路6は、リセット信号XRSTを出力する。このリセット信号XRSTは、リセットパルスRSTを受けて同期式論理回路4のリセットに必要なクロックCPが所定数だけ入力されるまで、リセットパルスRSTを継続した信号である。
請求項（抜粋）：
装置(1)の動作状態でコネクタ(2)を介して挿入されるパッケージ(3)に実装された同期式論理回路(4)をリセットするリセット回路において、電源入力時にリセットパルスを発生するリセットパルス発生回路(5)と、該リセットパルス発生回路から出力されたリセットパルスを受領した後、前記装置から入力されるクロック信号を受領して、所定時間経過後リセット信号を出力するリセット信号発生回路(6)とを備えたことを特徴とするリセット回路。
IPC (2件)：
前のページに戻る
