特許

J-GLOBAL ID：200903004988222527

ノイズ検出装置

発明者： 河野 雅史
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-000243
公開番号（公開出願番号）：特開2001-196903
出願日： 2000年01月05日
公開日（公表日）： 2001年07月19日
要約：

【要約】【課題】 複数の集積装置からなるシステムボード上で、各集積装置間において発生するリンギングを、自動的に防止する事。【解決手段】 ローレベル・ハイレベルから微小電圧レベル分だけ変化したスレッシュドレベルを有する第一・第二の入力素子と、前記第一の入力素子の出力が入力されるN段の遅延素子チェーンと、前記第二の入力素子によりリセットされ、前記遅延素子チェーンの出力によりセットされるSRフリップフロップと、前記N段の遅延素子チェーンの出力がおのおのに入力され、前記SRフリップフロップの出力によりクロックされ、前記第二の入力素子の出力によりリセットされる。

請求項（抜粋）：

電気信号の入力手段として、ローレベルから微小電圧レベル分だけ上昇したスレッシュドレベルを有する第1の入力素子と、ハイレベルから微小電圧レベル分だけ下降したスレッシュドレベルを有する第2の入力素子とを有し、前記第1の入力素子の出力が、第1の遅延素子から第Nの遅延素子までからなるN段の遅延素子チェーンに入力され、前記第2の入力素子の出力がハイレベルであるとリセットされ、前記第Nの遅延素子の出力がローレベルになるとセットされるSRフリップフロップと、前記第1の遅延素子から前記第Nの遅延素子の出力がおのおのに入力され、前記SRフリップフロップ出力の正のエッジによりクロックされる複数のDフリップフロップと、電気信号の出力手段として、前記複数のDフリップフロップの出力が入力される論理回路とから構成されるローレベル側ノイズ検出装置。

IPC (3件)：

H03K 5/1252 ,  G06F 3/00 ,  H03K 19/0175

FI (3件)：

G06F 3/00 X ,  H03K 5/01 G ,  H03K 19/00 101 F

Fターム (14件)：

5J039BB04 ,  5J039KK09 ,  5J039KK10 ,  5J039KK13 ,  5J039MM08 ,  5J056AA04 ,  5J056BB24 ,  5J056BB34 ,  5J056CC14 ,  5J056DD29 ,  5J056EE07 ,  5J056EE11 ,  5J056EE15 ,  5J056GG09