特許

J-GLOBAL ID：200903004989120736

半導体装置

発明者： 西沢 裕孝 ,  増田 正親 ,  金本 光一 ,  和田 環
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-063285
公開番号（公開出願番号）：特開2001-250908
出願日： 2000年03月03日
公開日（公表日）： 2001年09月14日
要約：

【要約】【課題】 複数の半導体チップを一つの樹脂封止体で封止する際に、各半導体チップのテストのし易さを考慮した実装方法を提案する。各種MCP、システムLSIへの適用も考慮する。【解決手段】 単一パッケージ内の第1の半導体チップの1つの信号出力端子と半導体装置の第1の外部端子とを独立に内部接続し、第2の半導体チップの1つの信号入力端子と前記半導体装置の第2の外部端子とを独立に内部接続し、前記半導体装置の前記第1、及び第2の外部端子が前記半導体装置の外部で接続されることによって、前記信号出力端子と前記信号入力端子との接続が完結される仕様とする。

請求項（抜粋）：

メモリチップと、ホスト装置に接続するための複数の入出力外部端子を有する第1のインタフェースと、前記第1のインタフェースを介して前記ホスト装置から受信したメモリアクセス要求に応答する機能と、及び前記メモリアクセス要求に従って、前記メモリチップ固有のアクセスに変換して前記メモリチップをアクセス制御する機能とを備えたコントローラチップとを単一パッケージ内に含み、前記コントローラチップが前記メモリチップをアクセスするための信号のインタフェースを前記パッケージの第1の複数の外部端子に設け、及び前記メモリチップがアクセスされるための信号のインタフェースを前記パッケージの第2の複数の外部端子に設けたことを特徴とする半導体装置。

IPC (6件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  G11C 29/00 675 ,  H01L 23/50 ,  H01L 25/16

FI (4件)：

G11C 29/00 675 L ,  H01L 23/50 W ,  H01L 25/16 A ,  H01L 25/08 Z

Fターム (17件)：

5F067AA01 ,  5F067AA02 ,  5F067AB03 ,  5F067BE00 ,  5F067BE10 ,  5F067CB00 ,  5F067CB02 ,  5F067CD00 ,  5F067CD01 ,  5L106AA01 ,  5L106AA02 ,  5L106AA10 ,  5L106BB12 ,  5L106DD11 ,  5L106DD14 ,  5L106GG05 ,  5L106GG06

引用特許：

審査官引用 (3件)

• マルチチツプモジユール
  公報種別：公開公報   出願番号：特願平3-163051   出願人：日本電装株式会社
• 共通のパッケージに複数個のメモリチップを備えた半導体メモリ素子
  公報種別：公表公報   出願番号：特願平7-520319   出願人：シーメンスアクチエンゲゼルシヤフト
• マルチチップパッケ-ジ
  公報種別：公開公報   出願番号：特願平11-081349   出願人：三星電子株式会社