特許

J-GLOBAL ID：200903005004848400

溝の埋め込み工程を有する半導体装置の製造方法

発明者： 佐藤 淳一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平3-244706
公開番号（公開出願番号）：特開平6-085049
出願日： 1991年08月29日
公開日（公表日）： 1994年03月25日
要約：

【要約】【目的】エッチングと堆積とを同時進行的に行う堆積手段により基体上の溝を埋め込む工程を備えて半導体装置を製造するに際して、製造時間を短縮して、生産性高く、かつ除去すべき部分を均一に除去して、信頼性高く、半導体装置を得ることができる製造方法を提供すること。【構成】エッチングと堆積とを同時進行的に行う堆積手段により基体1上に形成した溝21〜23を埋め込む工程を有する半導体装置の製造方法において、溝21〜23の埋め込みを行った後、必要に応じて水平方向にエッチングが進行する条件で前記堆積手段を行い、埋め込み部以外の部分に形成された除去すべき埋め込み材料34〜36を除去すべく、側壁のエッチング速度の大きい膜4を形成し、この膜をマスク4′として前記除去すべき埋め込み材料34′〜36′を部分的に除去し、残りを研磨で除去する工程を備える。

請求項（抜粋）：

エッチングと堆積とを同時進行的に行う堆積手段により基体上に形成した溝を埋め込む工程を有する半導体装置の製造方法において、溝の埋め込みを行った後、側壁のエッチング速度の大きい膜を形成し、この膜をマスクとして、埋め込み部以外の部分に形成された除去すべき埋め込み材料を部分的に除去する工程と、除去すべき埋め込み材料の残りの部分を研磨により除去する工程を備えることを特徴とする溝の埋め込み工程を有する半導体装置の製造方法。