特許
J-GLOBAL ID：200903005005674295
高出力電界効果トランジスタ
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-169270
公開番号（公開出願番号）：特開平7-029919
出願日： 1993年07月08日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】 チップサイズを大きくすることなく、高出力化が可能な高出力電界効果トランジスタを提供することを目的とする。【構成】 単位ゲート3が60μm間隔で櫛歯状に形成されており、その間に組合わさるようにして各単位トランジスタのドレイン5とソース4が形成されている。中央部に位置する単位ゲート3の幅は200μm、周辺部に位置する単位ゲート3の幅は300μmであり、ゲート幅は中央から周辺部にかけて徐々に大きくなっている。ゲート・ボンディング・パッド1とドレイン・ボンディング・パッド2はゲート配列のほぼ中央部を挟むように配置されている。各ドレイン5はエアーブリッジ6によって互いに接続され、各ソース4は電極の引き出し線によって互いに接続されている。
請求項（抜粋）：
複数の単位トランジスタのゲート同士、ソース同士およびドレイン同士をそれぞれ共通に接続してなる高出力電界効果トランジスタにおいて、前記単位トランジスタのゲートが櫛歯状に配列されており、前記単位トランジスタのゲート配列の中央部に位置する前記単位トランジスタのゲート幅が周辺部に位置する前記単位トランジスタのゲート幅よりも小さいことを特徴とする高出力電界効果トランジスタ。
IPC (2件)：
H01L 21/338
, H01L 29/812
