特許
J-GLOBAL ID：200903005036513184
半導体集積回路用容量素子
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-296892
公開番号（公開出願番号）：特開平5-211289
出願日： 1991年11月13日
公開日（公表日）： 1993年08月20日
要約：
【要約】【構成】P型半導体基板1上にP+ 型埋込層2およびN+ 型埋込層3が形成され、全面にN型エピタキシャル層4が成長されている。N型エピタキシャル層4はフィールド酸化膜5によって、素子間分離されている。さらに全面が絶縁膜7で覆われ、MIS型キャパシタを構成する平行平板電極8aおよびN型エピタキシャル層4に接続する引出電極8bが形成されている。【効果】P型半導体基板の不純物濃度のばらつきに左右されていたMIS型キャパシタの容量値を、追加したP+ 型埋込層のイオン注入の注入量で制御することが可能になった。その結果、容量値のばらつきが解消して回路特性が安定した。特に後段増幅器のピーキングキャパシタとして用いると、周波数に対してフラットな特性となり、より高い周波数まで平坦な動作が得られた。
請求項（抜粋）：
一導電型半導体基板の一主面上に選択的に高濃度の逆導電型埋込層、高濃度の一導電型埋込層、一導電型エピタキシャル層、絶縁膜、金属電極が順次積層して形成された半導体集積回路用容量素子。
IPC (2件)：
引用特許：
前のページに戻る
