特許
J-GLOBAL ID：200903005077264830

半導体装置およびその製造方法

発明者：
熊田 恵志郎

熊田 恵志郎 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2003-206092
公開番号（公開出願番号）：特開2005-056915
出願日： 2003年08月05日
公開日（公表日）： 2005年03月03日
要約：
【課題】同一半導体基板に低耐圧MOS、高耐圧MOS、バイポーラトランジスタが形成された半導体装置において、リーク電流が小さい、リーク電流の変動がない高信頼性のnpnトランジスタを有する半導体装置およびその製造方法を提供すること。【解決手段】npnトランジスタのpベース領域6の表面層に反転防止領域Bを形成することで、LOCOS酸化膜9上の電荷の影響や、LOCOS酸化膜9上の配線に印加される電圧の影響を受けない、リーク電流の少なく、変動がない高い信頼性のnpnトランジスタを形成することができる。また、この反転防止領域Aを形成するイオン注入をp+ フィールドイオン注入で行うことで低コスト化することができる。【選択図】 図1
請求項１：
横型バイポーラトランジスタのベース領域の表面層に選択的に形成されたLOCOS酸化膜と、該LOCOS酸化膜をマスクとして、前記ベース領域の表面層にそれぞれ形成されたベースコンタクト領域およびエミッタ領域と、前記LOCOS酸化膜下の前記ベース領域の表面層に形成された該ベース領域と同一導電形の反転防止領域とを有することを特徴とする半導体装置。
IPC (6件)：
H01L21/331 ,  H01L21/76 ,  H01L21/8222 ,  H01L21/8249 ,  H01L27/06 ,  H01L29/732
FI (5件)：
H01L29/72 P ,  H01L27/06 101U ,  H01L27/06 321B ,  H01L21/76 M ,  H01L21/76 S
Fターム (58件)：
5F003BA93 ,  5F003BA97 ,  5F003BB01 ,  5F003BB02 ,  5F003BC08 ,  5F003BF03 ,  5F003BF90 ,  5F003BJ15 ,  5F003BN01 ,  5F003BP21 ,  5F032AA13 ,  5F032AB01 ,  5F032AC01 ,  5F032BB06 ,  5F032CA03 ,  5F032CA17 ,  5F032CA18 ,  5F032CA24 ,  5F032CA25 ,  5F032DA43 ,  5F032DA80 ,  5F048AA04 ,  5F048AA05 ,  5F048AA07 ,  5F048AA09 ,  5F048AA10 ,  5F048AC05 ,  5F048BA01 ,  5F048BB01 ,  5F048BB05 ,  5F048BC02 ,  5F048BC06 ,  5F048BC07 ,  5F048BC18 ,  5F048BD04 ,  5F048BE02 ,  5F048BE03 ,  5F048BE05 ,  5F048BE09 ,  5F048BG12 ,  5F048BH05 ,  5F048BH07 ,  5F048CA01 ,  5F048CA05 ,  5F048CA12 ,  5F048DA07 ,  5F048DA08 ,  5F048DA10 ,  5F048DA13 ,  5F082BA04 ,  5F082BA07 ,  5F082BA26 ,  5F082BA36 ,  5F082BA47 ,  5F082BC01 ,  5F082BC09 ,  5F082EA09 ,  5F082EA10
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM