特許

J-GLOBAL ID：200903005082154784

シリサイド層の形成方法および半導体装置の製造方法

発明者： 三ケ木 郁
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平10-272949
公開番号（公開出願番号）：特開2000-100754
出願日： 1998年09月28日
公開日（公表日）： 2000年04月07日
要約：

【要約】 (修正有)【課題】 イオン注入の際にTEOS酸化膜をスルー酸化膜として用いた場合に、シート抵抗の小さいCoシリサイド膜を形成する方法を提供する。【解決手段】 イオン注入された領域を活性化するために加熱処理を行った後に、第1の酸洗浄を行い汚染物を除去する工程と、前記スルー酸化膜22と、前記イオン注入および加熱処理工程により前記シリコン基板10上に形成されたシリサイド反応阻害層24とを、ドライエッチングにより除去する工程と、第2の酸洗浄を行い汚染物を除去する工程と、弗酸系溶液による前処理によって清浄なシリコン表面を露出させる工程と、Coをスパッタし、Coシリサイド層を形成する工程とを含む。

請求項（抜粋）：

TEOS酸化膜よりなるスルー酸化膜を経てシリコン基板にイオン注入する工程と、イオン注入された領域を活性化するために加熱処理を行う工程と、第1の酸洗浄を行い汚染物を除去する工程と、前記スルー酸化膜と、前記イオン注入および加熱処理工程により前記シリコン基板上に形成されたシリサイド反応阻害層とを、ドライエッチングにより除去する工程と、第2の酸洗浄を行い汚染物を除去する工程と、弗酸系溶液による前処理によって清浄なシリコン表面を露出させる工程と、Coをスパッタし、Coシリサイド層を形成する工程と、を含むことを特徴とするシリサイド層の形成方法。

IPC (7件)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/265 ,  H01L 21/3065 ,  H01L 21/304 641 ,  H01L 29/78 ,  H01L 21/336

FI (6件)：

H01L 21/28 301 T ,  H01L 21/28 301 D ,  H01L 21/304 641 ,  H01L 21/265 H ,  H01L 21/302 N ,  H01L 29/78 301 Y

Fターム (35件)：

4M104AA01 ,  4M104BB01 ,  4M104BB20 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD22 ,  4M104DD23 ,  4M104DD26 ,  4M104DD37 ,  4M104DD84 ,  4M104FF14 ,  4M104GG09 ,  4M104HH16 ,  5F004AA14 ,  5F004DA01 ,  5F004DA26 ,  5F004DB03 ,  5F004EA10 ,  5F004EA28 ,  5F004FA01 ,  5F004FA02 ,  5F004FA07 ,  5F004FA08 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040EH01 ,  5F040EH02 ,  5F040EL02 ,  5F040FB04 ,  5F040FC11 ,  5F040FC19 ,  5F040FC21