特許
J-GLOBAL ID：200903005082547050
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-198190
公開番号（公開出願番号）：特開平6-043222
出願日： 1992年07月24日
公開日（公表日）： 1994年02月18日
要約：
【要約】【目的】 テスト端子を削減する。【構成】 切替回路62の入力端子622に電源端子41を接続してあり、テスト信号切替端子3に論理レベル“L”を印加するとテストモードに設定され、切替回路62は入力端子622に入力される信号を機能回路63へ出力する。このテストモード設定時に、アナログスイッチ9により、電源端子41を内部電源ライン7と切り放し、切替回路62の入力端子622に接続するようにしている。電源端子41にテスト信号を印加すると、テスト信号は切替回路62を介してそのまま機能回路63に入力されるので、電源端子41をテスト端子として機能回路63をテストすることができる。
請求項（抜粋）：
通常モードとテストモードを有する被試験回路を内蔵し、テストモード設定時に電源端子を内部電源ラインと切り放し前記被試験回路の入力端子に接続する接続切替手段を設けた半導体装置。
IPC (3件)：
G01R 31/28
, H01L 21/66
, H01L 27/04
