特許
J-GLOBAL ID：200903005090305627
半導体装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平4-113050
公開番号（公開出願番号）：特開平5-291503
出願日： 1992年04月06日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】 各信号端子の入出力容量の増大を抑えつつ、言い換えるならばその信号伝達遅延時間を短縮しチップ面積を縮小しつつ、複数の電源系統を有するダイナミック型RAM等の静電破壊耐圧を向上させる。【構成】 静電保護回路を、各信号端子つまりはボンディングパッドPA1等に対応して設けられる第1の半導体層DA10等と、電源電圧VCC1及びVCC2ならびに接地電位VSS1及びVSS2に対応して設けられ対応する第1の半導体層DA10を囲みかつ隣接する静電保護回路を構成するものを含めて異なる組み合わせで互いに対向すべく形成される複数の第2の半導体層DA11〜DA14等とを基本に構成する。これにより、各信号端子と各電源系統間ならびに異なる電源系統間の静電破壊に対処しうる静電保護回路を、比較的小さな所要レイアウト面積をもって形成することができる。
請求項（抜粋）：
複数の電源系統を有し、かつ上記電源系統のそれぞれに対応して設けられる複数の電源電圧供給端子及び接地電位供給端子と、上記電源電圧供給端子及び接地電位供給端子のそれぞれに対応して設けられ互いに対向すべく形成される複数の第1の半導体層を含む静電保護回路とを具備することを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
