特許

J-GLOBAL ID：200903005091955145

半導体パッケージの製造方法

発明者： 千野 満
出願人/特許権者： 株式会社ミスズ工業
公報種別：公開公報
出願番号（国際出願番号）：特願平10-063847
公開番号（公開出願番号）：特開平11-233556
出願日： 1998年02月06日
公開日（公表日）： 1999年08月27日
要約：

【要約】【目的】 低コストで高精度のパターン形成ができ、かつ外部端子を一括形成できる半導体パッケージの製造方法を提供する。【構成】 リードフレームとなる金属板1上に樹脂絶縁層2を形成する工程と、絶縁層に金属板の端子となる部分の真上に電気的導通のためのビアホール3を開口する工程と、ビアホールの壁面と絶縁層に端子と導通する導体パターンが形成された金属膜4を固着形成させる工程と、導体パターンに半導体チップ5を実装する工程と、導体パターンにパターンの変形を防ぐ補強板6を貼付する工程と、金属板を成形し外部端子7を形成する工程と、外部端子に金属メッキ8を行う工程とを有してなり、外部端子は柱状で必要数を一括形成される。

請求項（抜粋）：

本発明は、リードフレームとして用いられる金属板(1)上に樹脂よりなる絶縁層(2)を形成する工程と、前記絶縁層に前記金属板の端子となる部分の真上に電気的導通のためのビアホール(3)を開口する工程と、ビアホールが形成された壁面の前記絶縁層に前記端子と導通する導体パターンが形成された金属膜(4)を固着形成させる工程と、前記導体パターン上に半導体チップ(5)を実装する工程と、前記導体パターン上にパターンの変形を防ぐ補強板(6)を貼付する工程と、前記金属板を成形し外部端子(7)を形成する工程と、前記外部端子に金属めっき処理(8)を行う工程とを有してなることを特徴とする半導体パッケージの製造方法。

IPC (3件)：

H01L 21/60 311 ,  H01L 21/60 ,  H01L 23/12

FI (3件)：

H01L 21/60 311 Q ,  H01L 21/60 311 S ,  H01L 23/12 L