特許
J-GLOBAL ID：200903005127276991
副入出力端子を有するマイクロ・プロセツサ
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平3-148253
公開番号（公開出願番号）：特開平5-073350
出願日： 1991年06月20日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】 デバッグなどのためにICソケットを用いて実装する必要をなくす。【構成】 端子5,7にローレベルの信号を入力し、端子6を無接続とした場合には、チップ10の入出力端子と副入出力端子4とがバッファ3を通じて接続される。すなわち、バッファ101,102,201,202の制御端子にはすべてローレベルの信号が入力されるので、これらのバッファは非導通となり、一方、ゲート71の出力はハイレベルとなるので、ゲート72,74の出力は信号8によっていずれかがハイレベルとなる。従ってバッファ301,302のどちらかが導通状態となり、端子4からマイクロ・プロセッサ・チップ10を直接アクセスすることができる。端子5,6にローレベルの信号を入力し、端子7を無接続とした場合には、主入出力端子9と副入出力端子4とがバッファ2を通じて接続され、端子4から電子回路11を直接アクセスできる。
請求項（抜粋）：
所定のパッケージにマイクロ・プロセッサ・チップを組み込で成るマイクロ・プロセッサにおいて、前記マイクロ・プロセッサ・チップの入出力端子にそれぞれ対応する主入出力端子と、前記マイクロ・プロセッサ・チップの入出力端子にそれぞれ対応する副入出力端子と、第1の制御信号により、信号の伝達方向と、信号を伝達するか否かが制御され、前記マイクロ・プロセッサ・チップの入出力端子と前記主入出力端子とを接続する第1の方向制御バッファと、第2の制御信号により、信号の伝達方向と、信号を伝達するか否かが制御され、前記主入出力端子と前記副入出力端子とを接続する第2の方向制御バッファと、第3の制御信号により、信号の伝達方向と、信号を伝達するか否かが制御され、前記マイクロ・プロセッサ・チップの入出力端子と前記副入出力端子とを接続する第3の方向制御バッファと、前記第1の方向制御バッファに対応する第1の制御端子と、前記第2の方向制御バッファに対応する第2の制御端子と、前記第3の方向制御バッファに対応する第3の制御端子と、前記第1の制御端子から入力される信号にもとづいて前記第1の制御信号を生成する第1の制御回路と、前記第2の制御端子から入力される信号にもとづいて前記第2の制御信号を生成する第2の制御回路と、前記第3の制御端子から入力される信号にもとづいて前記第3の制御信号を生成する第3の制御回路とを備えたことを特徴とする副入出力端子を有するマイクロ・プロセッサ。
IPC (4件)：
G06F 11/22 340
, G01R 31/28
, G06F 11/22 310
, G06F 15/78 510
