特許

J-GLOBAL ID：200903005138635357

半導体装置の製造方法

発明者： 東 司 ,  成田 雅貴
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-319700
公開番号（公開出願番号）：特開平11-154703
出願日： 1997年11月20日
公開日（公表日）： 1999年06月08日
要約：

【要約】【課題】 有機反射防止膜やレジストの熱リフローによるコンタクトホール内への埋め込みを防止することができ、且つレジスト露光の際における段差部からの反射を防止することができ、パターン加工精度の向上をはかる。【解決手段】 多層配線を形成するための半導体装置の製造方法において、コンタクトホール14が形成された下地基板表面上にTiO2 反射防止膜15をスパッタ法で形成することで、コンタクトホール14の開口径を実質的に小さし、次いで反射防止膜15上に有機反射防止膜16及びレジスト17を順に塗布し、次いでレジスト17をパターニングして配線パターンを形成し、次いでレジスト17をマスクに下地基板のコンタクトホール上部を選択エッチングして配線用溝18を形成し、次いでコンタクトホール14及び配線用溝18内にAl膜19を埋め込み形成する。

請求項（抜粋）：

段差を有する基板表面上に金属酸化膜からなる反射防止膜を形成する工程と、前記反射防止膜上にレジストを塗布形成する工程と、前記段差部が露出するように前記レジストを露光してパターニングする工程と、前記レジストをマスクに前記基板の段差上部を選択エッチングする工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/768 ,  G03F 7/11 503 ,  H01L 21/28 301 ,  H01L 21/027

FI (4件)：

H01L 21/90 B ,  G03F 7/11 503 ,  H01L 21/28 301 L ,  H01L 21/30 574