特許

J-GLOBAL ID：200903005147361243

CMOS技術で異種のシリサイド/ゲルマニドを含む半導体構造を形成する方法

発明者： カーン、リム ,  ジョン、ジョセフ、エリス-モナガン ,  ロバート、ジョセフ、パーテル ,  ブライアン、ジョセフ、グリーン ,  クレメント、エイチ、ワン ,  ウィリアム、ケー、ヘンソン ,  ホレイショー、シーモア、ワイルドマン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (4件)： 上野 剛史 ,  太佐 種一 ,  市位 嘉宏 ,  坂口 博
公報種別：公開公報
出願番号（国際出願番号）：特願2006-303411
公開番号（公開出願番号）：特開2007-150293
出願日： 2006年11月08日
公開日（公表日）： 2007年06月14日
要約：

【課題】半導体構造の異なる領域に位置する異種のシリサイド又はゲルマニドを含む半導体構造を形成する方法を提供する。【解決手段】異種のシリサイド又はゲルマニドは半導体層、導体層、もしくはその両方の層に形成される。本発明によると、異なる金属の連続的な堆積とパターン形成の組合せを利用して、半導体チップの異なる領域に異なるシリサイド又はゲルマニドを形成する。本方法は、少なくとも第1領域と第2領域を有するSi含有層又はGe層を設けるステップと、第1領域又は第2領域の一方に第1シリサイド又はゲルマニドを形成するステップと、第1シリサイド又はゲルマニドを含まない他方の領域に、第1シリサイド又はゲルマニドとは組成の異なる第2シリサイド又はゲルマニドを形成するステップとを含み、第1および第2のシリサイド又はゲルマニドを形成するステップを連続的にもしくは単一のステップで行う。【選択図】図2

請求項（抜粋）：

少なくとも第1領域と第2領域を有するSi含有層又はGe層を設けるステップと、 前記第1領域もしくは第2領域の一方に第1シリサイド又はゲルマニドを形成するステップと、 前記第1シリサイド又はゲルマニドを含まない他方の前記領域に、前記第1シリサイド又はゲルマニドとは組成の異なる第2シリサイド又はゲルマニドを形成するステップとを含み、前記第1および第2のシリサイド又はゲルマニドを形成する前記ステップを連続的にもしくは単一ステップで行う、半導体構造を形成する方法。

IPC (1件)：

H01L 21/28

FI (2件)：

H01L21/28 301S ,  H01L21/28 301R

Fターム (17件)：

4M104AA01 ,  4M104AA03 ,  4M104AA09 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB23 ,  4M104BB25 ,  4M104BB27 ,  4M104BB28 ,  4M104BB36 ,  4M104DD02 ,  4M104DD79 ,  4M104DD83 ,  4M104DD84 ,  4M104GG10 ,  4M104GG14