特許

J-GLOBAL ID：200903005148532246

CMOS出力回路

発明者： 久重 健治
出願人/特許権者： 富士通株式会社
代理人 (1件)： 寒川 誠一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-196911
公開番号（公開出願番号）：特開平8-065133
出願日： 1994年08月22日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】 半導体集積回路のCMOS出力回路に関するものであり、遅延時間を増大させずに電位変化率を低下させるようにする改良である。【構成】 CMOS出力バッファ1と、CMOS出力バッファ1を駆動し、高抵抗回路として動作する駆動回路2とを有するCMOS出力回路において、CMOS出力バッファ1のPチャネル・トランジスタQ1 のゲートと負電源との間に接続されたPチャネル・トランジスタからなるディスチャージトランジスタQ5 を有し、ディスチャージトランジスタQ5 に入力される信号は、駆動回路2の出力信号と同相であり、駆動回路2より前段の信号であるCMOS出力回路である。

請求項（抜粋）：

CMOS出力バッファと、該CMOS出力バッファを駆動し、高抵抗回路として動作する駆動回路とを有するCMOS出力回路において、前記CMOS出力バッファのPチャネル・トランジスタのゲートと負電源との間に接続されたPチャネル・トランジスタからなるディスチャージトランジスタを有し、該ディスチャージトランジスタに入力される信号は、前記駆動回路の出力信号と同相であり、前記駆動回路より前段の信号であることを特徴とするCMOS出力回路。