特許

J-GLOBAL ID：200903005153171014

薄膜トランジスタの作製方法

発明者： 張 宏勇
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平8-301206
公開番号（公開出願番号）：特開平9-167845
出願日： 1996年10月25日
公開日（公表日）： 1997年06月24日
要約：

【要約】【課題】 基板からのナトリウム等のアルカリ金属の拡散による、半導体層の汚染を抑制する。【解決手段】 基板と薄膜トランジスタの間に下地保護膜を形成することにより、薄膜トランジスタ形成工程における熱処理、又は薄膜トランジスタの動作時における発熱による基板からの不純物の拡散を抑制する。

請求項（抜粋）：

絶縁性基板の上に下地保護膜を形成する工程と、前記下地保護膜の上にソース、ドレイン、チャネル領域を含む半導体層を形成する工程と、少なくとも前記チャネル領域を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程とを有し、前記活性層のソース領域とドレイン領域は微結晶を有することを特徴とする薄膜トランジスタの作製方法

IPC (3件)：

H01L 29/786 ,  H01L 21/268 ,  H01L 21/336

FI (4件)：

H01L 29/78 626 C ,  H01L 21/268 Z ,  H01L 29/78 616 V ,  H01L 29/78 627 G

引用特許：

審査官引用 (4件)

• 特開平4-032267
  
• 特開昭64-042864
  
• 特開昭61-183970
  
• 特開平1-268064